Tanner EDA Tools是一套完整的工具，用于设计，模拟和检查电子集成电路（IC）和MEMS。Tanner EDA作为模拟/混合信号（AMS）IC以及MEMS和物联网设备的设计，布局和验证的价格性能领导者而享有盛誉。现在，作为西门子事业部Mentor的一个组成部分，Tanner EDA建立在我们广泛的技术领先地位和全球足迹的基础上，以覆盖全球的AMS设计师。该产品实际上是用于集成和模拟电路以及MEMS器件的电路原理图设计，布局设计和检查的完整产品系列。Graphic Designer Mentor是电子和半导体电路设计自动化领域的领先技术公司之一。该套件包括完整的电子电路设计工具，可以完成所有电路，SPICE仿真，物理电路设计（或芯片布局）以及检查电路设计规则，如DRC和LVS。该过程使用三个工具，一个是用于电路原理图设计的S-edit，一个与S-edit集成的T-SPICE电路模拟器引擎，最后是用于物理电路设计或印刷电路板外壳的L-edit使用Tanner EDA Tools在设计，布局，模拟或混合信号（AMS）验证以及物联网和MEMS设备的高性能和经济性方面享有前所未有的声誉。该套装中的工具设计简单，易于用户学习。其用户界面非常实用，U设计团队尽一切努力保持其美感，同时提高产品的可用性。该产品的处理速度快，与各种硬件和软件系统兼容性好。它不需要繁重的硬件，可以用最少的硬件进行设置，压缩包中含破解文件，替换即可破解！
安装破解教程
1、在本站下载并解压，得到以下内容
2、双击setup运行，如图所示，勾选我接受许可证协议条款，点击next
3、选择软件安装路径，点击next
4、安装完成，点击finish
5、安装完成，将crack中的文件复制到安装目录中，点击替换目标中的文件
功能特色
一、Tanner S-Edit原理图捕获
用户友好的原理图捕获环境，即使是最复杂的模拟/混合信号设计
Tanner S-Edit原理图捕获可提高设计效率，同时处理最复杂的IC设计。这种功能强大的环境支持在网络和设备级别的原理图，布局和LVS报告之间进行快速的64位渲染和交叉探测。
行业标准支持，包括严格的SPICE仿真集成和波形交叉探测
在原理图中直接查看工作点仿真结果
通过网络/设备突出显示在原理图，布局和LVS报告之间进行交叉探测
可配置的原理电气规则检查（ERC）
先进的阵列和总线支持
与Tanner L-Edit IC集成，可加快布局和ECO流程
适用于Windows和Linux
1、使用方便
直观，简单的学习曲线，让您快速上手
2、每个单元格的属性回调和多个视图
包括SPICE，原理图，Verilog，Verilog-A和Verilog-AMS视图
3、行业标准的进出口支持
- 导出到SPICE，EDIF，Verilog和VHDL
- 从OpenAccess和EDIF导入，自动转换Mentor和其他第三方工具中的文件
二、Tanner T-Spice模拟
快速，准确，经过代工验证的模拟，适用于苛刻的模拟/混合信号设计
Tanner T-Spice模拟器是Tanner工具套件的一部分，可与流程中的其他设计工具轻松集成，并与行业领先的标准兼容。它通过高级建模，多线程支持，设备状态绘图，实时波形查看和分析以及用于简单SPICE语法创建的命令向导来提高仿真精度。
快速，精确的模拟/混合信号电路仿真，支持多线程
通过虚拟数据测量，参数扫描，蒙特卡罗，DC / AC和瞬态分析，准确表征电路行为
支持Levenberg-Marquardt非线性优化器，绘图语句和参数定义，以及位或总线逻辑波形输入
业内最低的总拥有成本
适用于Windows或Linux
1、直观且易于使用
快速学习曲线可让您的设计师快速掌握
2、铸造验证
RTL到GDSII，PDK和代工流程支持
支持PSP，BSIM3.3和4.6，BSIM SOI 4.0，EKV 2.6，MOS 9，RPI a-SI和Poly-Si TFT，VBIC和MEXTRAM型号
3、支持关键行业标准
HSPICE-和PSpice兼容的语法
Verilog-A和Verilog-AMS支持高级建模 - 创建任何设备的定制模型
三、Tanner波形查看器
用于查看，比较和分析仿真结果的直观界面
Tanner波形查看器（以前称为W：编辑）提供直观的多窗口，多图表界面，可以以高度可配置的格式轻松查看波形和数据。
动态链接到Tanner T-Spice仿真和Tanner S-Edit原理图捕获
直接在原理图编辑器中进行波形交叉探测
轻松处理大型（10GB +）数据文件
适用于Windows或Linux
基于其他迹线的数学表达式创建新迹线，以进行高级分析，并轻松与测量数据进行比较最大值，最小值，平均值，交叉点，均方根值，过冲/下冲，幅度，误差，交叉，延迟，周期，频率，上升/下降时间，抖动，脉冲宽度，建立时间，积分，微分，占空比和转换速率
1、自动计算和显示FFT结果
dB或线性幅度
包裹或未包裹的相
用于实部或虚部
2、直观，易用的功能
动态注释
脚本
高性能跟踪导航器
3、运行时更新
查看生成时的模拟结果
更新日志
S-Edit v16.30中有什么新功能
模拟结果的注释Annotate命令已得到增强，可在原理图上支持小信号结果，模型参数和设备参数的注释。
差分电压探测现在可以从S-Edit执行两个网络的差分电压探测。首先选择参考网，然后随后的电压探针将显示探测网和参考网之间的差异。
性能改进在保存和加载设计方面的性能改进，特别是具有总线和阵列的设计。还修复了在某些情况下保存的崩溃。使用大量库加载原理图时的性能改进。
其他新功能S-Edit现在支持路径名中的环境变量。环境变量可以由％VARIABLE％，$ VARIABLE或$ {VARIABLE}引用。 “按名称排序”按钮已从“属性导航器”中删除，现在属性始终按字母顺序排序，不区分大小写。在“评估模式”下，现在使用“描述”字符串而不是属性名称显示属性。在“评估”模式下，不可编辑的属性现在以灰色背景显示，并且无法修改其值。现在可以从属性名称继承网络名称。现在，对SPICE.OUTPUT中不存在的引脚（例如％vdd）的引用将重定向到实例上的同级属性。 S-Edit Library Navigator现在显示未选择库时的所有单元格，其行为与L-Edit相同。现在可以使用“文件”>“导入”>“导入CDF”导入CDF技术。指示模拟温度（.temp）的新字段将添加到“设置模拟”对话框中。添加了一个新的tcl命令工作区菜单以创建菜单命令。使用工作区菜单-help获取详细信息。在“设置模拟”>“拐角模拟”中，现在可以暂时禁用单个拐角模拟，而无需删除拐角。右键单击列标题可禁用拐角。 “库”导航器中的“过滤器”编辑控件中添加了一个按钮。如果编辑字段为空，则按钮指示历史记录下拉列表;否则它是一个X，按下它会清除过滤器编辑字段。
错误修复修复了“停止模拟”按钮变为非活动状态的问题，即使模拟在T-Spice中继续进行。在评估属性模式下，缓慢渲染已得到改进。 S-Edit单元格复制现在将修订计数重置为1.如果变量和逗号之间没有空格，则修复SPICE输出中的语法错误。
五
修复了未选择分析选项时探测不起作用的问题。工具栏按钮现在可在可停靠窗口上正常运行。注释电流现在显示在子电路引脚上。修复了如果Spice导出尚未完成，SDL.OUTPUT和发布到SDL的评估属性不正确的问题。现在可以正确处理公斤的后缀“K”。在“编辑用户属性值”窗口中编辑属性不再提供相同的回调警告两次。未解析的单元视图不再存储在数据库中。
