Sigrity 2017破解版是功能强大的增强的PCB设计和分析方法以及ESD分析工作流程软件，使用旨在为用户提供更加快速的工作流程，为PCB电源完整性签收提供了快速途径。信号分析功能还包括处理日益复杂的高速互连设计，包括PCIe 4.0。Sigrity2017合引入了几项专门用于加速PCB功率和信号完整性签收的关键功能。它使设计人员能够迅速地在设计周期的早期评估电力输送的决定。还包括了PCI Express 4.0标准套件。加速PCB功率和信号完整性签收的能力不仅对设计独立电路板至关重要，而且也是设计完整终端产品的重要因素。Sigrity 2017帮助企业从芯片，电路板到整个系统创建创新的高质量电子产品。在设计周期的早期确定供电路径对PCB设计团队至关重要。PowerTree用户界面独特地允许查看电源拓扑，以便快速准确地确定电力传输的最佳路径。随着设计的变化，该技术还可以轻松编辑。然后，在设计周期的后期使用存储在PowerTree环境中的信息，以提供路径后电源完整性分析的自动设置，从而实现更快的关闭。Sigrity 2017版本中还包括通过分析模型管理器对电源完整性模型进行库管理。在重复使用设计组件时，可以保存模型并从分析模型管理器库中自动检索模型。该方法还通过自动化过去重复手动执行的过程来加速开发。Sigrity 2017版本还可帮助设计人员采用最新的PCIe技术进行高速互连，以确保信号完整性。它包括用于Sigrity SystemSI 串行链路分析工具中PCIe 4.0接口的一致性套件，可自动验证信号质量标准，而不是根据标准文档手动检查和测量。本次带来破解版下载，有需要的朋友不要错过了！
安装破解教程
1、在本站下载并解压，得到SIG17.00安装文件夹和patch文件夹
2、打开SIG17.00，双击setup运行，如图所示，选择Product installation选项
3、勾选我接受许可证协议选项，点击next
4、选择软件安装类型，全部安装和自定义安装。自定义安装可以选择安装功能组件和安装路径
5、安装需要耐心等待，如图所示，安装完成，点击finish
6、如图所示，点击License Manager
7、进入许可界面，点击Browse按钮
8、然后选择patch文件夹下的license.dat并以记事本方式打开，将localhost修改为计算机名，保存退出
9、选择修改后的license.dat文件后，继续点击next
10、许可安装完毕，再将“run.bat”和“patch.exe”复制安装目录下运行即可，默认目录为C:\Cadence\Sigrity2017，如果不是的话，可以点击桌面快捷方式，点击“打开文件位置”即可查看安装目录位置。
Sigrity 2017新版特色
1、升级的电力传输网络（PDN）设计和分析流程可加快产品创建的时间
新的快板® PowerTree ™用于图形查看逻辑拓扑PDN环境。在PowerTree用户界面中保存的是源/接收器定义，离散值，型号名称，网络名称，去耦电容值，目标阻抗约束等。
使用存储在PowerTree环境中的数据，设计工程师能够使用原理图数据进行早期分析（健全性检查），以确定是否已正确捕获PDN拓扑/树以满足设计标准。
在物理设计阶段，PowerTree数据可用于自动设置交流和直流电源完整性分析。电源完整性专家和非专家都可以从执行按钮分析的能力中受益。PCB布局设计人员可以利用集成的HTML报告文件来确定在设计过程中需要做出哪些更改。专家将能够在验证过程中快速验证符合PDN指定要求的任何设计变更。
Sigrity PowerDC ™技术
Sigrity OptimizePI ™技术
2、新的静电放电（ESD）工作流程，用于测试ESD枪模型对设计的影响。ESD仿真中包含瞬态电压抑制（TVS）二极管及其钳位电压峰值的能力。
Sigrity SPEED2000 ™技术
3、支持PCI Express的新串行链路合规套件®（的PCIe ®）4.0，以确认16Gbps的接口的要求得到满足。
Sigrity SystemSI ™技术
Sigrity公司PowerSI ® 技术
Sigrity PowerSI 3D EM提取选项
4、iC封装设计师和表征工程师之间的优化设计流程
电气性能评估（EPA）分析报告文件与IC封装设计师编辑画布之间的新交叉探测
Sigrity XtractIM ™技术
Sigrity 2017新功能
1、PowerTreePower Tree 是一种由电路图或 PCB layout 抽出可视觉化的电源回路的拓扑结构资料的工具。除了产生 Power Tree 外,里面所有的元件属性都可透过手动添加或利用 AMM Model 来带出。它可以协助使用者很容易地进行早期电路功耗的评估及后续的自动化环境及条件的设置。 PowerTree可以单独执行,或是与整合到 PowerDC、OptimizePI 和 Allegro Sigrity PI。
PowerTree 为 DC 分析目的提供以下功能:
·产生一个直观的由 VRM 到 Sink 端的电源拓扑结构
·由电路图 /PCB 布局中提取元件属性
·易于修改的元件资料
·自动识别所有电源网络以进行分析
·轻松查找/追踪电路图中的 ECO 变更
·执行 pre-Layout 的直流分析
·与 AMM model Library 沟通以便使用模型数据
·可储存/载入重复使用 PowerTree 档案
2、Speed2000
新增 ESD Simulation 的工作流程
在 Sigrity2017 中,Speed2000 新增静电分析功能,用来检查放电问题对设计的影响。 ESD 可以定义为两个带电物体之间的静电流,有可能因为接触、短路或因介电质的损坏而触发。
例如:
·通过与敏感设备的人类接触,人体触摸对引发放电现象往往会超过 4,000V。
·USB 缆线因具备供电能力,因此在端口接触瞬间亦会引发放电现象。
·因来自触摸电子设备或系统的人体的静电放电可以产生数千伏特电压和几安培电流,这个现象可以容易导致 IC 内部电路损坏。以下是可能由 ESD 引起的损坏状况:
·设备或系统完全故障
·未预测的设备或系统行为
·电磁辐射的干扰
3、增强对 Allegro 图档的支持
·支持 PCB 背钻结构。
·支持当 brd 文件时转换成 .spd 格式时对背钻孔结构的解析和仿真。
·支持 Tabs routing 布线设计转换成 .spd 格式和仿真。
4、Special void 设定自动化
Void 的大小唯有极小于欲仿真的信号波长方可忽略以便加快仿真速度,因此需要有经验的工程师进行设定避免仿真偏差。新增的自动化功能可以根据仿真的频率自动设定 special void,简化设定难度并加快仿真速度。
5、改善低频的准确性
·以往在提取参数时,如果线路中有串并联被动元件,PowerSI 会一起考虑进来。但是 PCB 分布的众多解耦合电容会使电源平面在低频会有很多共振点,曲线变化很大导致分别由低频仿真器与高频仿真器个别运算的结果结合的曲线 fitting 比较困难。因此比较好的作法是先提取未挂载被动元件的线路参数,之后再与被动元件的参数结合在一起。
·支持 Allegro 档案中的背钻结构
·PowerSI 可以直接支持 Allegro 档案设定的背钻结构,无须在PowerSI里面额外设定。
6、3DEM
·支持多接脚被动元件的 SPICE model
·Partial Inductance 及 SPICE 模型的提取
·支持 quasi-static solver提取的 Partial Inductance,包含电源、信号甚至接地的走线并输出成 RLC SPICE 模型或矩阵形式的电感值的文档。
7、PowerDC
Thermal Flow Enhancements
8、热分析流程增强:
·强化存档/载入分析结果的功能,以支持 2D / 3D 应力分布
·添加热传递系数值到签核报告中
·改进散热器编辑过程,避免在编辑模型后发生重复点击确定按钮
·强化电源和温度分布图形档案
