Verdi3 自动调试平台是用于调试数字设计的高级解决方案，可通过复杂的片上系统 (SoC)、ASIC 和 FPGA 设计提高设计效率。传统的调试工具仅依赖于结构信息和工程师从其结构推断设计行为的能力。 Verdi 平台提供强大的技术来帮助您理解复杂和陌生的设计行为，自动化困难和乏味的调试过程，统一多样化和复杂的设计环境，并推断设计随时间的动态行为。
除了源代码浏览器、原理图、波形、状态机图和波形比较（用于比较 FSDB 格式的仿真结果）的标准功能外，Verdi 平台还包括使用时间流视图自动跟踪信号活动的高级功能，基于断言的调试、功耗感知调试以及事务和消息数据的调试和分析。所有这些都可以在使用 Qt 平台的图形用户界面中使用，该平台支持多窗口停靠并且易于定制。Verdi 平台使工程师能够在传统解决方案的一小部分时间内定位、隔离、理解和解决错误。这最大限度地提高了昂贵工程资源的效率和生产力，显着降低了成本，并显着加快了硅片上市进程
软件功能
1、将调试时间缩短一半
Verdi 系统可让您专注于为您的设计增加更多价值的任务，调试时间通常会缩短 50% 以上。独特的技术使这些时间节省成为可能：
使用独特的行为分析技术自动追踪行为
在灵活而强大的设计视图中提取、隔离和显示相关逻辑
揭示设计、断言和测试平台之间的操作和交互
2、完整的调试系统
Verdi 自动调试系统结合了您期望在调试系统中使用的所有技术和功能。此外，Verdi 系统将高级调试功能与对广泛的语言和方法的支持相结合。
3、核心功能
Verdi 系统提供以下基本调试功能：
全功能波形查看器使您能够显示和分析一段时间内的活动
强大的波形比较引擎可让您隔离快速信号数据库 (FSDB) 文件之间的差异
源代码浏览器使您可以轻松地在源代码和层次结构之间进行遍历
灵活的原理图和框图使您能够使用熟悉的符号显示逻辑和连接
直观的气泡图帮助您揭示有限状态机的操作
4、高级功能
Verdi 系统还包括以下高级调试功能：
信号活动的自动跟踪通过强大的行为分析技术支持跨多个时钟周期的快速跟踪活动
时间流视图提供时间和结构的组合显示，以帮助您快速了解因果关系
内置断言支持的基于断言的调试有助于从断言失败到相关设计活动的快速遍历
Verdi 回归调试自动化 (RDA)
Verdi 智能调试加速 (IDX)
SystemVerilog Testbench 调试：
SystemVerilog 测试平台 (SVTB) 和库的完整源代码支持，包括通用验证方法 (UVM)，以确保测试平台代码的可重用性和互操作性
帮助您理解测试平台代码的专门视图，包括基于声明的层次结构浏览和导航、类继承和关系理解以及跟踪
内置消息日志记录和自动 UVM 事务记录功能，再加上先进的可视化技术，让您全面了解仿真后验证环境中的测试台活动
功能齐全的交互式仿真控制使您可以逐步执行复杂的测试台代码以进行更详细的分析
UVM 感知调试视图允许用户从特定的 UVM 方面探索验证结果，如资源、工厂、阶段和序列
事务级调试视图基于扩展的FSDB，支持新的事务和关系数据记录
